-
第一章逻辑电路基础
通过本章的学习，掌握进制转换，二进制加法，源码和补码，掌握逻辑门符号，了解CMOS晶体管。
-
●1.1进制转换（1）
掌握位置计数法 掌握任意进制数和十进制之间的相互转换
-
●1.2进制转换（2）
掌握位置计数法 掌握任意进制数和十进制之间的相互转换
-
●1.3二进制加法（1）
掌握二进制加法 掌握二进制数的原码和补码表示
-
●1.4二进制加法（2）
掌握二进制加法 掌握二进制数的原码和补码表示
-
●1.5逻辑门
掌握逻辑门的符号表示
-
●1.6逻辑电平
逻辑电平
-
●1.7CMOS晶体管1
了解半导体和CMOS晶体管的基本知识
-
●1.8CMOS晶体管2
CMOS晶体管如何实现常见基本的门电路
-
●1.9晶体管功耗
晶体管功耗
-
第二章组合逻辑设计
通过本章的学习，掌握布尔代数的基本原理，卡诺图的概念和逻辑化简方法，编码器、译码器和多路选择器的基本结构，初步掌握组合逻辑的时序分析方法，了解毛刺产生的原因
-
●2.1引言
介绍数字逻辑电路的基本概念，分类方法，组合逻辑电路的定义方法，能够正确识别组合逻辑电路
-
●2.2布尔代数
介绍布尔代数的基本定义、运算法则、公理、定理，掌握最小项、最大项的定义与性质，能够运用最小项、最大项正确构造标准与或式和标准或与式、了解使用公理、定理化简表达式的基本方法。
-
●2.3卡诺图
介绍卡诺图的构造方法、学习使用卡诺图化简表达式的方法，学习在卡诺图中使用无关项进一步化简表达式的方法。要求经过学习后要求能够熟练地掌握卡诺图化简表达式的方法
-
●2.4从逻辑到门
介绍由表达式绘制原理图的方法，介绍原理图的绘制规则。要求经过学习后能够熟练地根据布尔表达式绘制规范的原理图。
-
●2.5多级组合逻辑
介绍在原理图中减少门电路使用降低成本的方法，介绍推气泡的方法。要求经过学习后能够使用推气泡的方法根据原理图快速导出布尔表达式。
-
●2.6X和Z
介绍数字电路中的一些特殊状态，X可以用来表示非法值和无关项，Z用来表示浮空值。要求经过学习后要求掌握竞争的产生原理，在电路设计中避免竞争的情况出现；能够使用无关项简化真值表；能够正确理解浮空状态并掌握三态门的基本应用方法。
-
●2.7组合逻辑电路设计方法
通过七段数码管显示译码器的设计实例学习并掌握组合逻辑电路的设计方法
-
●2.8组合逻辑模块
介绍编码器、译码器、多路选择器的基本概念、设计方法与典型应用场景。要求经过学习后能够熟练掌握这些模块的使用方法。
-
●2.9组合逻辑中的时序问题
介绍组合逻辑电路中的时序问题，传播延迟最小延迟的基本概念与分析方法，电路中的冒险现象。要求经过学习后能够初步掌握组合逻辑的电路的时序分析方法，了解“毛刺”产生的原因。
-
第三章基于硬件描述语言的组合逻辑电路模块设计
通过本章的学习，掌握SystemVerilog硬件描述语言的基本结构和语法要素，掌握基于SystemVerilog HDL的组合逻辑电路建模方法以及测试程序的编写方法，掌握常见组合逻辑电路模块的功能、结构以及SystemVerilog HDL的描述，掌握可编程逻辑阵列和现场可编程逻辑阵列的基本概念。
-
●3.1SystemVerilog硬件描述语言基础
本节主要介绍硬件描述语言的基本概念、SystemVerilog HDL程序的基本结构和语法要素，要求经过学习后掌握硬件描述语言概念、特点以及与软件编程语言的区别，掌握SystemVerilog HDL程序的四个组成部分，掌握SystemVerilog HDL的常见语法要素。
-
●3.2基于SystemVerilog的数字逻辑电路建模方法
本节主要介绍采用基于SystemVerilog的组合逻辑电路建模方法，要求经过学习掌握行为建模方法（持续赋值语句和过程块语句）、结构建模方法和参数化建模方法。
-
●3.3基于SystemVerilog的测试程序
本节主要介绍基于SystemVerilog HDL的测试程序编写方法，要求经过学习明确测试程序的必要性和重要性，掌握测试程序的基本结构，掌握施加激励和响应输出的方法，能够结合3.2节的内容独立完成实验一和二。
-
●3.4常见组合逻辑电路模块的设计
本节主要介绍常见组合逻辑电路模块，包括复用器、译码器、编码器和算术电路，要求经过学习掌握这些模块的功能、结构，并能使用SystemVerilog HDL对其进行建模，独立完成实验三。
-
●3.5逻辑阵列
本节主要介绍逻辑阵列的基本概念和结构，要求结果学习掌握可编程逻辑阵列（PLA）和现场可编程逻辑阵列（FPGA）的结构特点和使用方法。
-
第四章时序逻辑设计
通过对本章的学习掌握时序逻辑电路的概念、锁存器和触发器的工作原理与使用方法，了解同步时序电路的概念，掌握有限状态机的设计与分析方法，掌握对常见时序逻辑电路模块的设计、HDL建模以及使用方法，了解存储器阵列的基本概念与工作原理
-
●4.1引言
介绍时序逻辑电路的基本概念
-
●4.2锁存器和触发器
介绍锁存器和触发器的基本概念、功能和工作原理
-
●4.3同步逻辑设计
介绍同步时序电路的基本概念
-
●4.4有限状态机
介绍Moore型和Mealy型有限状态机的设计方法，介绍有限状态机电路的分析方法
-
●4.5时序逻辑中的时序问题
介绍了建立时间与保持时间的基本概念，介绍了建立时间约束与保持时间约束的基本概念
-
●4.6时序逻辑模块
介绍常见的时序逻辑电路模块的功能、工作原理与HDL建模方法。包括：锁存器与触发器、计数器、移位寄存器。介绍了有限状态机的HDL建模方法
-
●4.7存储器阵列
介绍了存储器的基本概念、存储器的内部结构、DRAM与SRAM的工作原理、RAM、ROM与寄存器文件的功能与建模方法
-
第五章指令集体系结构（ISA）
掌握冯‧诺依曼计算机结构，掌握汇编语言的指令和操作数，掌握R型指令、I型指令和J型指令的基本格式。
-
●5.1冯‧诺依曼计算机结构
掌握冯‧诺依曼计算机结构和程序存储概念
-
●5.2汇编指令和操作数（1）
握汇编语言的基本形式：指令和操作数
-
●5.3汇编指令和操作数（2）
握汇编语言的基本形式：指令和操作数
-
●5.4机器语言（1）
掌握MIPS架构的R型指令、I型指令和J型指令
-
●5.5机器语言（2）
掌握MIPS架构的R型指令、I型指令和J型指令
-
●5.6单周期处理器的设计
本小节将设计基于32位MIPS指令集的单周期处理器。整个设计以指令为单位，采用增量方式完成。学生在本小节需要掌握处理器设计通路和控制单元的分析和设计方法，并完成支持10条32位MIPS指令的单周期处理器设计。