课程简介
本课程主要介绍数字集成电路设计相关的基础理论知识，及基本电路的分析与设计，包括器件与导线、CMOS反相器与CMOS组合逻辑门、时序逻辑电路、设计运算功能块、存储器和阵列结构等。
从前阶段学习的半导体器件切入，深入浅出地从半导体器件出发，延伸到反相器以及CMOS组合逻辑电路设计，再到系统层面的互连、时序同步、运算功能模块等。此外，本课程还补充了许多后摩尔时代，新型半导体器件及电路的发展与其各自的优势等。
要求学员理论与实践相结合，通过学习掌握数字集成电路设计的基础理论知识以及基本的电路设计能力，及其EDA设计流程与方法。让学员可利用所学理论指导电路设计实践，重点培养学员对数字集成电路设计的整体认知。
课程大纲
引论
1.1.1数字集成电路的发展史及现状
1.2.1数字设计的成本估算
1.2.2数字设计的功能性和稳定性
器件
2.1.1二极管静态和动态特性
2.1.2MOS晶体管阈值电压和电流方程
2.1.3MOS晶体管饱和、亚阈值及等效电阻
2.1.4MOS晶体管电容及动态特性
导线
3.1.1互连参数——电容
3.1.2互连参数——电阻和电感
3.2.1导线模型——集总RC和分布式RC模型
3.2.2导线模型——传输线
CMOS反相器
4.1.1静态CMOS反相器——转换过程晶体管状态
4.1.2静态CMOS反相器——转换阈值及噪声容限
4.2.1CMOS反相器动态特性——电容计算
4.2.2CMOS反相器动态特性——传播延时
4.2.3CMOS反相器动态特性——设计角度优化传播延时1
4.2.4CMOS反相器动态特性——设计角度优化传播延时2
4.3.1CMOS反相器动态特性——功耗
4.3.2CMOS反相器功耗——直流通路功耗和静态功耗
CMOS组合逻辑门的设计
5.1.1互补CMOS逻辑
5.1.2互补CMOS门性能优化
5.1.3互补CMOS门功耗及降低功耗方法
5.1.4互补CMOS门欧拉路径及版图
5.2.1有比逻辑
5.2.2传输管逻辑
5.3.1动态逻辑门的基本原理
5.3.2动态设计中的信号完整性问题
5.3.3串联动态门
时序逻辑电路设计
6.1.1时序电路的时间参数
6.2.1静态锁存器和寄存器
6.3.1动态锁存器和寄存器1
6.3.2动态锁存器和寄存器2
6.4.1优化时序电路方法——流水线
6.5.1非双稳时序电路
互连问题
7.1.1电容和可靠性——串扰
7.1.2电阻和可靠性——欧姆压降及其影响
7.1.3电感和可靠性——电感寄生效应
7.2.1高级互连技术
数字电路中的时序问题
8.1.1数字系统的时序分类及时钟偏移
8.1.2数字系统的时序-时钟抖动及其影响
8.1.3偏差和抖动来源与时钟分布技术
8.1.4锁存式时钟控制
8.2.1自定时电路设计
8.2.2同步器和判断器
设计运算功能块
9.1.1设计运算功能块——加法器
9.2.1设计运算功能块——乘法器
9.3.1移位器和其它运算器
9.4.1设计中的综合考虑
LTSPICE实验
LTSPICE实验前期准备
LTSPICE简介
1.1.1数字集成电路的发展史及现状
1.2.1数字设计的成本估算
1.2.2数字设计的功能性和稳定性
器件
2.1.1二极管静态和动态特性
2.1.2MOS晶体管阈值电压和电流方程
2.1.3MOS晶体管饱和、亚阈值及等效电阻
2.1.4MOS晶体管电容及动态特性
导线
3.1.1互连参数——电容
3.1.2互连参数——电阻和电感
3.2.1导线模型——集总RC和分布式RC模型
3.2.2导线模型——传输线
CMOS反相器
4.1.1静态CMOS反相器——转换过程晶体管状态
4.1.2静态CMOS反相器——转换阈值及噪声容限
4.2.1CMOS反相器动态特性——电容计算
4.2.2CMOS反相器动态特性——传播延时
4.2.3CMOS反相器动态特性——设计角度优化传播延时1
4.2.4CMOS反相器动态特性——设计角度优化传播延时2
4.3.1CMOS反相器动态特性——功耗
4.3.2CMOS反相器功耗——直流通路功耗和静态功耗
CMOS组合逻辑门的设计
5.1.1互补CMOS逻辑
5.1.2互补CMOS门性能优化
5.1.3互补CMOS门功耗及降低功耗方法
5.1.4互补CMOS门欧拉路径及版图
5.2.1有比逻辑
5.2.2传输管逻辑
5.3.1动态逻辑门的基本原理
5.3.2动态设计中的信号完整性问题
5.3.3串联动态门
时序逻辑电路设计
6.1.1时序电路的时间参数
6.2.1静态锁存器和寄存器
6.3.1动态锁存器和寄存器1
6.3.2动态锁存器和寄存器2
6.4.1优化时序电路方法——流水线
6.5.1非双稳时序电路
互连问题
7.1.1电容和可靠性——串扰
7.1.2电阻和可靠性——欧姆压降及其影响
7.1.3电感和可靠性——电感寄生效应
7.2.1高级互连技术
数字电路中的时序问题
8.1.1数字系统的时序分类及时钟偏移
8.1.2数字系统的时序-时钟抖动及其影响
8.1.3偏差和抖动来源与时钟分布技术
8.1.4锁存式时钟控制
8.2.1自定时电路设计
8.2.2同步器和判断器
设计运算功能块
9.1.1设计运算功能块——加法器
9.2.1设计运算功能块——乘法器
9.3.1移位器和其它运算器
9.4.1设计中的综合考虑
LTSPICE实验
LTSPICE实验前期准备
LTSPICE简介